在台积电高雄厂举行的2nm扩产仪式上传出今年下半年量产消息后，全球半导体制造领域顿时战云密布，多家巨头纷纷加快2nm技术布局，剑指下一代芯片制造制高点。

AMD宣布已成功获得其首款2纳米级硅片 —— 核心复合芯片（CCD），该芯片将用于其第六代 EPYC “Venice” 处理器，预计明年正式推出市场。这一消息着实让人意外，标志着AMD在产品研发进程上迈出了关键一步。

Venice CCD作为业界首个采用台积电N2制程技术流片的 HPC CPU设计，不仅凸显了AMD积极进取的产品路线图，也证明了台积电生产节点已准备就绪。

目前，AMD尚未透露EPYC “Venice” 处理器或CCD的具体细节。不过，该公司发布的新闻稿称，硅片已完成流片并投入使用，这意味着CCD已成功启动，并通过了基本的功能测试与验证。

台积电的N2工艺是其首个基于环栅（GAA）纳米片晶体管的制程技术。据台积电预计，与上一代 N3（3 纳米级）相比，该制程技术能够降低24%至35%的功耗，或者在恒压下提升15%的性能，同时晶体管密度也将提高1.15 倍。这些提升主要得益于新型晶体管和N2 NanoFlex设计技术协同优化框架。

此前，AMD的主要竞争对手英特尔已将采用18A制造技术（与台积电 N2 竞争）生产的下一代 Xeon “Clearwater Forest” 处理器的发布时间推迟到明年上半年。这一对比，更凸显了AMD在芯片制造进程上的优势。

AMD还宣布已成功验证了由台积电在其位于亚利桑那州凤凰城附近的Fab 21工厂生产的第五代 EPYC处理器的硅片。这意味着该公司部分当前一代EPYC CPU 现在可以在美国本土生产，再次彰显了AMD对美国制造业的支持与承诺。

AMD最新宣布，其代号为“Venice”的新一代AMD EPYC处理器正式完成投片，预计将于明年上市。这款芯片是业界首款采用台积电2nm（N2）制程技术流片的高效能运算（HPC）处理器。

目前尚不清楚EPYC“Venice”处理器的相关细节，但AMD新闻稿声称硅片已经流片并投入使用，这意味着已成功启动并通过了基本的功能测试和验证。

台积电的N2工艺是其首个基于环栅（GAA）纳米片晶体管的制程技术。与上一代N3（3纳米级）相比，该制程技术将使功耗降低24%-35%，或在恒压下提高15%的性能，同时晶体管密度也将提升1.15倍。这些提升主要得益于新型晶体管和N2 NanoFlex设计技术协同优化框架。

此外，AMD 宣布已成功验证了由台积电在其位于亚利桑那州凤凰城附近的 Fab 21 工厂生产的第五代 EPYC 处理器的硅片。这意味着其部分当前一代EPYC CPU现在可以在美国生产。

AMD董事会主席及首席执行官苏姿丰周二表示，AMD已准备好在台积电亚利桑那州工厂开始芯片生产，并肯定会在美国生产更多的人工智能服务器。美国总统特朗普周日表示，他将在本周内公布进口半导体的关税税率，并补充说，会对一些公司采取灵活态度。

免责声明：

1、本号不对发布的任何信息的可用性、准确性、时效性、有效性或完整性作出声明或保证，并在此声明不承担信息可能产生的任何责任、任何后果。

2、本号非商业、非营利性，转载的内容并不代表赞同其观点和对其真实性负责，也无意构成任何其他引导。本号不对转载或发布的任何信息存在的不准确或错误，负任何直接或间接责任。

3、本号部分资料、素材、文字、图片等来源于互联网，所有转载都已经注明来源出处。如果您发现有侵犯您的知识产权以及个人合法权益的作品，请与我们取得联系，我们会及时修改或删除。