4 月 18 日消息，韩媒《ChosunBiz》在当地时间 16 日带来一则备受关注的半导体行业动态：三星电子在 4nm 制程 HBM4 内存逻辑芯片的初步测试生产中，取得了令人瞩目的成绩，良率达到了 40% 。这一数字在半导体制造领域意义非凡，远远高于一般新产品投产时 10% 的起点良率 。回顾此前同制程产品，良率不足 20%，相比之下，此次 40% 的良率提升十分显著。

当然，当前的 40% 良率只是一个初期成绩 。在半导体芯片制造过程中，随着工艺的不断优化、生产流程的逐渐成熟以及对制程技术理解的深入，良率通常会逐步提高 。这一良好的开端，无疑为 4nm HBM4 逻辑芯片的进一步开发奠定了较为稳定的基础 。三星电子有望在此基础上，持续改进工艺，提高生产效率，降低生产成本，为后续大规模量产做好充分准备。

在 HBM 内存市场的竞争中，三星电子在 HBM3 时期遭遇了重大挫折 。市场份额发生了戏剧性的变化，其将 70% 的 HBM 内存市场份额拱手让给了主要竞争对手 SK 海力士 。不仅如此，近年来三星更是首度让出了第一大 DRAM 原厂的宝座 。这样的市场格局变动，对三星电子的存储业务产生了巨大冲击。为了扭转局势，三星在 HBM4 的研发上采取了较为激进的技术路线 。此次 4nm HBM4 内存逻辑芯片取得较高良率，或许正是其激进技术路线初显成效的体现，三星试图借此挽回在 HBM 内存市场的颓势。

据悉，三星电子计划在 12Hi HBM4 产品中采用 1c nm DRAM 内存芯片和 4nm 逻辑芯片 。虽然 4nm 逻辑芯片端传来了好消息，但 1c DRAM 方面却似乎陷入了困境 。另一家韩媒《DealSite》在当地时间 17 日报道称，自 1z nm 时期开始，困扰三星的电容漏电问题，正对其 1c nm DRAM 的开发量产造成明显影响 。电容漏电问题会影响 DRAM 芯片的性能稳定性，导致数据存储出现偏差甚至丢失 。三星为了解决这一问题，尝试通过适当放宽线宽等方式来改进电容器表现 。然而，从目前的情况来看，电容器的稳定性尚未达到预期水平，这一状况很可能会拖慢 1c nm DRAM 芯片的研发和量产进度 。

半导体行业竞争激烈，技术迭代迅速 。三星电子在 HBM4 内存芯片研发过程中，逻辑芯片与 DRAM 芯片呈现出截然不同的发展态势 。4nm HBM4 逻辑芯片的良好开端，让三星看到了在 HBM 内存市场重振旗鼓的希望；而 1c nm DRAM 芯片面临的电容漏电等问题，则亟待解决 。未来，三星电子如何平衡两者发展，突破技术瓶颈，在全球半导体存储市场重新夺回优势地位，值得行业内外持续关注 。

半导体产业风云变幻，亿配芯城与ICGOODFIND将持续关注行业动态。