近期，比利时微电子中心A. Potočnik团队在Nature期刊上发表了题为「Advanced CMOS manufacturing of superconducting qubits on 300 mm wafers」的最新论文。他们采用了工业标准的半导体纳米制造工艺，尝试在300毫米硅晶圆上大规模制造高相干性的超导量子比特。他们提出了一种全光刻和反应离子刻蚀的制造方法，避免了传统制造过程中依赖的倾斜蒸发和金属去除工艺。这种方法有望充分利用现代半导体制造工具的先进工艺控制和三维集成技术，实现大规模的量子比特制造。通过这种新型的制造工艺，研究人员在保证量子比特高相干时间的同时，也提高了晶圆的整体产量和均匀性。

研究背景

随着量子计算技术的迅速发展，超导量子比特技术作为构建实用量子计算机的重要组成部分，引起了科学界和工业界的广泛关注。超导量子比特的关键概念是利用固态电路实现量子位，这种技术具有可扩展性，并且在量子比特的相干时间和门保真度上取得了显著进展。

然而，随着量子处理器的复杂性不断增加，如何实现高产量、高相干时间以及均匀性良好的量子比特成为了一项重要挑战。传统的量子比特制造方法，如金属去除、倾斜蒸发和电子束写入，虽然在实验室中可以产生高相干性的量子比特，但这些方法难以大规模工业化，无法满足未来百万量子比特处理器的制造需求。

本研究解决了当前超导量子比特工业化制造中存在的主要问题，即如何在大规模生产中保持高相干性、稳定性和均匀性。研究通过对整个晶圆的400个量子比特和12,840个约瑟夫逊结测试结构进行广泛的表征，验证了这一制造方法的可行性。实验结果显示，量子比特的弛豫时间和相干时间均超过100微秒，并且在产量和老化测试中表现出极高的稳定性。

研究亮点

1）实验首次在300毫米互补金属氧化物半导体（CMOS）试点线上，利用工业制造方法成功制备了超导跨导量子比特。通过这一工艺，制备的量子比特实现了超高的相干性，其弛豫和相干时间超过了100微秒。

2）实验通过大规模统计分析，测量了跨晶圆的量子比特相干性、产量、变异性和老化情况，发现其晶圆产量达到了98.25%。研究验证了这种工业制造方法与传统实验室制造技术（如金属去除和倾斜蒸发）的性能相当，同时展现了更大的扩展潜力。

3）实验还确定了导致量子比特弛豫和去相干的主要因素是电容器界面的TLS缺陷，分析了约瑟夫逊结的正常电阻和量子比特频率的变异性，并指出当前的主要限制是屏障氧化过程。

图文解读

图1 | 重叠约瑟夫逊量子比特的制备。

图2 | 量子比特的弛豫和相干时间。

图3 | 界面隧道态缺陷。

图4 | 量子比特频率变异性及老化分析。

总结展望

本文展示了超导量子比特制造的新方向，表明将工业标准的半导体纳米制造技术应用于量子计算硬件的可行性。通过利用300毫米CMOS晶圆线及其成熟的光刻和反应离子刻蚀技术，该研究成功地制造出高相干性、长寿命的跨导量子比特，显著提高了工艺的稳定性和生产效率。相比传统实验室制造方法，这一工业化流程不仅能够实现大规模生产，还具备更高的工艺一致性和潜在的三维集成能力。研究揭示了量子比特制备过程中的关键问题，如界面隧道态缺陷及约瑟夫逊结的氧化控制，指出进一步优化工艺的方向。未来，这种与CMOS兼容的量子比特制造技术有望满足量子计算处理器扩展到百万量子比特的需求，为实现容错量子计算机奠定坚实基础。

原文详情：

Van Damme, J., Massar, S., Acharya, R. et al. Advanced CMOS manufacturing of superconducting qubits on 300 mm wafers. Nature (2024). https://doi.org/10.1038/s41586-024-07941-9

--半导体技术情报